TSMC se centra en la potencia y la eficiencia con el nuevo nodo de proceso de 2 nm

Taiwan Semiconductor Manufacturing Co. (TSMC) acaba de presentar oficialmente su nodo de 2 nm, denominado N2. Programado para lanzarse en algún momento en 2025, el nuevo proceso introducirá una nueva tecnología de fabricación.

Según el adelanto de TSMC, el proceso de 2nm proporcionará una mejora en el rendimiento puro en comparación con su predecesor o, cuando se use a los mismos niveles de potencia, será mucho más eficiente en términos de energía.

TSMC habló extensamente sobre la nueva tecnología 2N, explicando el funcionamiento interno de su arquitectura. El 2N va a ser el primer nodo de TSMC en utilizar transistores de efecto de campo (GAAFET, por sus siglas en inglés) y aumentará la densidad de chips sobre el nodo N3E en 1,1 veces. Antes de que se lance el 2N, TSMC lanzará chips de 3nm, que también fueron objeto de burlas en el Simposio de Tecnología TSMC 2022.

El nodo de 3 nm vendrá en cinco niveles diferentes, y con cada nuevo lanzamiento, la cantidad de transistores aumentará, lo que aumentará el rendimiento y la eficiencia del chip. Comenzando con el N3, TSMC lanzará más tarde el N3E (Mejorado), N3P (Rendimiento mejorado), N3S (Densidad mejorada) y, por último, el N3X de "Rendimiento ultraalto". Se dice que los primeros chips de 3 nm se lanzarán en la segunda mitad de este año.

Si bien el proceso de 3 nm está más cerca de nosotros en términos de la fecha de lanzamiento, es el de 2 nm el que es un poco más interesante, aunque todavía faltan un par de años. El objetivo de TSMC con el nodo de 2 nm parece ser claro: aumentar el rendimiento por vatio para permitir niveles más altos de rendimiento y eficiencia. La arquitectura en su conjunto tiene mucho que recomendar. Tomemos como ejemplo los transistores de nanoláminas GAA. Tienen canales rodeados de puertas por todos lados. Esto reducirá las fugas, pero los canales también se pueden ampliar, lo que aumenta el rendimiento. Alternativamente, los canales se pueden reducir para optimizar el costo de energía.

Tanto el N3 como el N2 ofrecerán aumentos de rendimiento considerables en comparación con el N5 actual , y todos ofrecen la opción de equilibrar el consumo de energía con el rendimiento por vatio. Como ejemplo (compartido por primera vez por Tom's Hardware ), al comparar el N3 con el N5 se obtiene una ganancia de hasta un 15 % en rendimiento bruto y una reducción de potencia de hasta un 30 % cuando se usa a la misma frecuencia. El N3E llevará esos números aún más lejos, hasta el 18 % y el 34 %, respectivamente.

Ahora, el N2 es donde las cosas empiezan a ponerse emocionantes. Podemos esperar ver un aumento del rendimiento de hasta un 15 % cuando se usa con el mismo consumo de energía que el nodo N3E, y si la frecuencia se reduce a los niveles proporcionados por el N3E, el N2 entregará una potencia hasta un 30 % menor consumo.

¿Dónde se utilizará el N2? Es probable que encuentre su camino en todo tipo de chips, desde sistemas móviles en un chip (SoC), tarjetas gráficas avanzadas y procesadores igualmente avanzados. TSMC ha mencionado que una de las características del proceso de 2 nm es la "integración de chiplet". Esto implica que muchos fabricantes pueden usar el N2 para utilizar paquetes de chips múltiples para empaquetar aún más potencia en sus chips.

Los nodos de proceso más pequeños nunca son algo malo. El N2, una vez que esté aquí, brindará un alto rendimiento a todo tipo de hardware, incluidas las mejores CPU y GPU , mientras optimiza el consumo de energía y la temperatura. Sin embargo, hasta que eso suceda, tendremos que esperar. TSMC no comenzará la producción en masa hasta 2025, por lo que, de manera realista, es poco probable que veamos dispositivos basados ​​en 2nm ingresando al mercado antes de 2026.